

GK-US035197

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of :
Min-Su JEONG et al. :
Serial No.: New :
Filed: Herewith :
For: PHASE LOCKED LOOP FREQUENCY :
SYNTHESIZER WHERE FREQUENCY :
GAIN VARIATION OF VOLTAGE :
CONTROLLED OSCILILATOR IS :
COMPENSATED :


CLAIM FOR PRIORITY UNDER 35 U.S.C. §119

The Assistant Commissioner of Patents
Washington, DC 20231

Sir:

Under the provisions of 35 U.S.C. §119, Applicant(s) files herewith a certified copy of Korean Application No. 10-2002-0075657, filed November 30, 2002, in accordance with the International Convention for the Protection of Industrial Property, 53 Stat. 1748. Applicant(s) hereby claims priority under 35 U.S.C. §119 in accordance with the International Convention for the Protection of Industrial Property, 53 Stat. 1748.

Respectfully submitted,


Todd M. Guise
Reg. No. 46,748

SHINJYU GLOBAL IP COUNSELORS, LLP
1233 Twentieth Street, NW, Suite 700
Washington, DC 20036
(202)-293-0444
Dated: 12/1/03



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원번호 : 10-2002-0075657
Application Number

출원년월일 : 2002년 11월 30일
Date of Application NOV 30, 2002


출원인 : 인티그런트 테크놀로지즈(주)
Applicant(s) INTEGRANT TECHNOLOGIES INC.



2003 년 11 월 14 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【제출일자】	2002.11.30
【발명의 명칭】	전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정 루프 주파수 합성기
【발명의 영문명칭】	Phase Locked Loop Frequency Synthesizer where Frequency Gain Variation of Voltage Controlled Oscillator is Compensated
【출원인】	
【명칭】	인티그런트 테크놀로지즈(주)
【출원인코드】	1-2001-002372-0
【대리인】	
【성명】	박경완
【대리인코드】	9-1999-000646-5
【포괄위임등록번호】	2001-003356-1
【대리인】	
【성명】	김성호
【대리인코드】	9-1998-000633-4
【포괄위임등록번호】	2001-003357-8
【발명자】	
【성명의 국문표기】	정민수
【성명의 영문표기】	JEONG, Minsu
【주민등록번호】	710314-1658810
【우편번호】	431-817
【주소】	경기도 안양시 동안구 부흥동 1103번지 은하수 아파트 206-1002
【국적】	KR
【발명자】	
【성명의 국문표기】	김보은
【성명의 영문표기】	KIM, Bo-Eun
【주민등록번호】	690112-1100611
【우편번호】	449-907

【주소】 경기도 용인시 기흥읍 신갈리 151-1 신갈 현대아파트 101동 106호
【국적】 KR
【심사청구】 청구
【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인
 박경완 (인) 대리인
 김성호 (인)
【수수료】
【기본출원료】 20 면 29,000 원
【가산출원료】 22 면 22,000 원
【우선권주장료】 0 건 0 원
【심사청구료】 19 항 717,000 원
【합계】 768,000 원
【감면사유】 소기업 (70%감면)
【감면후 수수료】 230,400 원
【첨부서류】 1. 요약서·명세서(도면)_1통 2. 소기업임을 증명하는 서류_1통

【요약서】**【요약】**

본 발명은 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정 루프 주파수 합성 기기에 관한 것이다. 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기는 전압 제어 발진기의 주파수 이득 변화를 동작 상태에서 측정하고, 상기 변화를 위상 비교기의 위상 이득 또는 루프 필터의 전압 이득을 제어함으로써 보상한다. 또한, 본 발명의 다른 실시예에서는 전압 제어 발진기의 이득 특성을 검출하고, 이를 다시 피드백시켜 전압 제어 발진기의 주파수 이득을 제어함으로써, 일정한 주파수 이득을 갖는 전압 제어 발진기를 구현할 수 있다. 따라서, 본 발명에 따르면, 위상 고정 루프 주파수 합성기는 전압 제어 발진기의 주파수 이득 변화에 관계없이 일정한 루프 이득을 얻을 수 있으며, 위상 잡음 특성 및 안정성에서 최적의 성능을 발휘할 수 있다.

【대표도】

도 2

【색인어】

위상 고정 루프, 주파수 합성기, 전압 제어 발진기, 루프 이득, 제어기

【명세서】

【발명의 명칭】

전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정 루프 주파수 합성기{Phase Locked Loop Frequency Synthesizer where Frequency Gain Variation of Voltage Controlled Oscillator is Compensated}

【도면의 간단한 설명】

도 1은 종래의 위상 고정 루프 주파수 합성기를 도시한 블록도.

도 2는 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기를 개략적으로 도시한 블록도.

도 3은 도 2에 도시된 전압 제어 발진기의 제어 전압에 따른 주파수 이득 변화를 검출하고, 보상하는 과정을 본 발명의 일실시예에 따라서 도시한 순서도.

도 4는 도 2에 도시된 전압 제어 발진기의 제어 전압에 따른 주파수 이득 변화를 검출하고, 보상하는 과정을 본 발명의 다른 실시예에 따라서 도시한 순서도.

도 5는 도 2에 도시된 전압 제어 발진기의 제어 전압에 따른 주파수 이득 변화를 검출하고, 보상하는 과정을 본 발명의 또 다른 실시예에 따라서 도시한 순서도.

도 6은 본 발명의 일실시예에 따른 전압 제어 발진기의 이득 변화가 보상된 위상 고정 루프 주파수 합성기를 좀더 구체적으로 도시한 블록도.

도 7은 본 발명의 다른 실시예에 따른 전압 제어 발진기의 이득 변화가 보상된 위상 고정 루프 주파수 합성기를 좀더 구체적으로 도시한 블록도.

도 8은 본 발명의 일실시예에 따른 이득 제어가 가능한 전압 제어 발진기를 도시한 블록도.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- <9> 본 발명은 위상 고정 루프(Phase Locked Loop)를 이용한 주파수 합성기(Frequency Synthesizer)에 관한 것으로서, 더욱 상세하게는 전압 제어 발진기의 주파수 이득 변화가 보상된 주파수 합성기에 관한 것이다.
- <10> 주파수 합성기란 정해진 범위 내에서 특정 주파수의 신호를 생성하여 출력하는 회로 또는 장치를 말하며, 현재 그 대부분이 위상 고정 루프를 이용한 PLL 방식을 채용하고 있다.
- <11> 도 1은 종래의 위상 고정 루프 주파수 합성기를 도시한 블록도이다.
- <12> 도 1에 도시된 바와 같이, 종래의 위상 고정 루프 주파수 합성기는 위상 비교기(Phase Detector:101), 루프 필터(Loop Filter:103), 전압 제어 발진기(Voltage Controlled Oscillator:105) 및 피드백 분주기(Feed back divider: 107)로 구성된다.
- <13> 위상 비교기(101)는 인가되는 기준 신호 F_{in} 및 피드백 분주기(107)에서 출력되는 신호를 비교하고, 양 신호간에 위상 차가 발생된 경우, 위상 에러 신호(phase error signal)를 발생한다. 이러한 위상 차는 상기 기준 신호 F_{in} 및 피드백 분주기(107)의 출력 신호간의 주파수 차를 의미한다. 루프 필터(103)는 위

상 비교기(101)로부터 출력되는 위상 에러 신호를 저역 통과시키며, 안정화시킨다. 전압 제어 발진기(105)는 루프 필터(103)로부터 입력되는 위상 에러 신호에 의하여 출력되는 발진 신호 Fout의 주파수를 제어한다. 피드백 분주기(107)는 전압 제어 발진기(105) 및 위상 비교기(101) 간에 피드백으로 접속되어, 전압 제어 발진기(105)에서 출력된 신호 Fout를 분주비 N으로 분주하여 출력한다.

<14> 도 1에 도시된 위상 고정 루프 주파수 합성기에 있어서, 루프 이득은 위상 비교기(101)의 위상 이득, 루프 필터(103)의 전압 이득 및 전압 제어 발진기(105)의 주파수 이득의 곱에 비례하며, 피드백 분주기(107)의 분주비 N에 반비례한다. 따라서, 각각의 이득 및 분주비 N는 미리 정해진 루프 이득 값을 충족시키기 위하여 일정한 값을 갖도록 설계된다.

<15> 그러나, 종래의 위상 고정 루프 주파수 합성기에 있어서, 전압 제어 발진기(105)는 제어 전압 또는 발진 주파수에 따라 그 이득 특성이 계속적으로 변화하는 문제가 있었다. 특히, 집적된 전압 제어 발진기(105)를 사용할 경우 공정 및 온도, 전원 전압에 따라 그 이득 특성이 변화하게 된다. 이러한, 전압 제어 발진기(105)의 이득 특성의 변화는 주파수 합성기 전체의 이득 특성을 변화시키고, 나아가 주파수 합성기의 위상 응답 특성을 변화시킨다. 다시 말하면, 전압 제어 발진기(105)의 이득 특성의 변화는 전체 시스템의 위상 잡음 및 안정성에 영향을 미치며, 위상 고정 루프 주파수 합성기의 성능의 열화를 초래하는 문제가 있었다.

【발명이 이루고자 하는 기술적 과제】

<16> 본 발명의 목적은 위상 고정 루프의 루프 이득을 일정하게 유지하기 위한 제어 회로 및 방법을 제공하는 것이다.

<17> 본 발명의 다른 목적은 전압 제어 발진기의 주파수 이득의 변화를 보상함으로써, 위상 고정 루프 주파수 합성기의 이득 특성을 일정하게 유지하는 것이다.

<18> 본 발명의 또 다른 목적은 전압 제어 발진기의 이득 변화를 검출하고, 전압 제어 발진기의 주파수 이득을 제어함으로써, 전압 제어 발진기가 일정한 주파수 이득을 얻을 수 있도록 하기 위한 것이다.

【발명의 구성 및 작용】

<19> 상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기는, 인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 위상 비교기에서 출력되는 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 위상 비교기에 제2 신호로 인가하는 분주기, 전압 제어 발진기의 제어 신호로부터 제어 전압을 검출하는 전압 검출기, 및 전압 검출기에서 출력된 제어 전압 및 분주기의 분주비를 이용하여 전압 제어 발진기의 이득 특성의 변화를 계산하고, 위상 비교기, 루프 필터 및 전압 제어 발진기 중 어느 하나 이상의 이득을 제어함으로써, 위상 비교기, 루프 필터, 전압 제어 발진기, 및 분주기로 이루어진 루프의 이득이 실질적으로 일정하도록 제어하는 제어기를 포함한다.

<20> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기 있어서, 분주기의 분주비는 제어기에 의하여 설정된다.

- <21> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기 있어서, 위상 비교기는 차지 펌프 회로를 포함하며, 차지 펌프 회로에 포함된 구동 바이어스 전류의 전류 값을 제어함으로써, 위상 비교기의 위상 이득이 제어된다.
- <22> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기 있어서, 루프 필터는 가변 이득 증폭기를 포함하며, 가변 이득 증폭기의 이득 값을 제어함으로써, 루프 필터의 전압 이득이 제어된다.
- <23> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기 있어서, 전압 검출기는 아날로그-디지털 컨버터로 구현된다.
- <24> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기 있어서, 전압 제어 발진기는 2 이상의 전압 제어 발진기를 포함하고, 제어기에서 인가되는 제어 신호에 의하여 어느 하나의 전압 제어 발진기가 활성화된다.
- <25> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기 있어서, 전압 제어 발진기는 주파수 대역을 결정하는 하나 이상의 인덕터 및 커패시터를 포함하고, 인덕터 또는 커패시터의 임피던스 값을 제어함으로써, 전압 제어 발진기의 주파수 이득을 가변시킨다.
- <26> 본 발명의 일실시예에 따른 전압 제어 발진기의 주파수 이득 검출 방법은, 인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 위상 비교기에서 출력되는 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 위상 비교기에 제2 신호로 인가하는 분주기를 포함하는 위상 고정

루프의 전압 제어 발진기의 주파수 이득 검출 방법에 있어서, 분주기의 분주비를 미리 정해진 제1 분주비로 설정하고, 제어 신호로부터 제어 전압을 검출하는 제1 단계, 분주기의 분주비를 미리 정해진 제2 분주비로 설정하고, 제어 신호로부터 제어 전압을 검출하는 제2 단계, 및 제1 신호의 주파수, 제1 단계 및 제2 단계에서 검출된 제어 전압 및 제1 및 제2 분주비를 이용하여 전압 제어 발진기의 주파수 이득을 계산하는 제3 단계를 포함한다.

<27> 본 발명의 일실시예에 따른 전압 제어 발진기의 주파수 이득 검출 방법에 있어서, 전압 제어 발진기의 주파수 이득은 제1 신호가 F_{in} , 제1 분주비가 N_1 , 제1 단계에서 검출된 제어 전압이 V_1 , 제2 분주비가 N_2 , 제2 단계에서 검출된 제어 전압이 V_2 인 경우, 전압 제어 발진기의 주파수 이득 = $F_{in} \times (N_1 - N_2) / (V_1 - V_2)$ 이다.

<28> 본 발명의 다른 실시예에 따른 전압 제어 발진기의 주파수 이득 검출 방법은, 인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 위상 비교기에서 출력되는 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 위상 비교기에 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루

프 주파수 합성기의 루프 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있어서, 전압 제어 발진기의 출력 신호의 주파수가 미리 정해진 제1 주파수가 되도록 설정하는 제1 단계, 제어 신호로부터 제어 전압을 검출하는 제2 단계, 분주기의 분주비를 제어함으로써, 전압 제어 발진기의 출력 신호의 주파수를 일정 주파수만큼 변화시키고, 제어 신호로부터 제어 전압을 검출하는 제3 단계, 제2 단계 및 제3 단계에서 각각 검출된 제어 전압 및 일정 주파수 값을 이용하여, 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계, 및 전압 제어 발진기의 출력 신호의 주파수와 미리 정해진 제2 주파수를 비교하고, 출력 신호의 주파수가 제2 주파수 값과 동일한 값을 가질 때까지 제2 단계 및 제4 단계를 반복하는 제5 단계를 포함한다.

<29> 본 발명의 다른 실시예에 따른 전압 제어 발진기의 주파수 이득 검출 방법에 있어서, 전압 제어 발진기의 주파수 이득은 일정 주파수가 F_{step} , 제2 단계에서 검출된 제어 전압이 V_1 , 제3 단계에서 검출된 제어 전압이 V_2 인 경우, 전압 제어 발진기의 주파수 이득 = $F_{step}/(V_1-V_2)$ 이다.

<30> 본 발명의 다른 실시예에 따른 전압 제어 발진기의 주파수 이득 검출 방법은, 인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 위상 비교기에서 출력되는 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 전압 제어 발진기에서 출력되는 신호의 주파수를 분주비에 따라 분주하여 위상 비교기에 제2 신호로 인가하는 분주기를 포함하는 위상 고정

루프 주파수 합성기의 루프 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있어서, 미리 설정된 기준 주파수에서 제어 신호로부터 제어 전압 값을 검출하는 제1 단계, 전압 제어 발진기의 출력 신호의 주파수를 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 제어 신호로부터 제어 전압을 검출하는 제2 단계,

<31> 상기 전압 제어 발진기의 출력 신호의 주파수를 기준 주파수에서 일정 주파수 만큼 변화시키고 제어 신호로부터 제어 전압을 검출하는 제3 단계, 및 제2 내지 제3 단계에서 검출된 제어 전압 및 출력 신호의 주파수를 이용하여 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계를 포함한다.

<32> 본 발명의 다른 실시예에 따른 전압 제어 발진기의 주파수 이득 검출 방법에 있어서, 전압 제어 발진기의 주파수 이득은 제2 단계 및 제3단계에서의 출력 신호의 주파수가 각각 $F1$, $F2$ 이고, 제2 단계 및 제3 단계에서 검출된 제어 전압이 각각 $V1$, $V2$ 인 경우, 전압 제어 발진기의 주파수 이득 = $(F1-F2)/(V1-V2)$ 이다.

<33> 본 발명의 일 실시예에 따른 위상 고정 루프 주파수 합성기의 이득 제어 방법은, 인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 위상 비교기에서 출력되는 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 위상 비교기에 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 루프 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있

어서, 전압 제어 발진기의 출력 신호의 주파수가 미리 정해진 제1 주파수가 되도록 설정하는 제1 단계, 제어 신호로부터 제어 전압을 검출하는 제2 단계, 분주기의 분주비를 제어함으로써, 전압 제어 발진기의 출력 신호의 주파수를 일정 주파수만큼 변화시키고, 제어 신호로부터 제어 전압을 검출하는 제3 단계, 제2 단계 및 제3 단계에서 검출된 제어 전압 및 일정 주파수 값을 이용하여, 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계, 전압 제어 발진기의 출력 신호의 주파수와 미리 정해진 제2 주파수를 비교하고, 출력 신호의 주파수가 제2 주파수 값과 동일한 값을 가질 때까지 제2 단계 및 제4 단계를 반복하는 제5 단계, 전압 제어 발진기의 원하는 출력 신호의 주파수를 설정하고, 해당 주파수에서의 전압 제어 발진기의 주파수 이득을 제1 내지 제5 단계를 통하여 계산된 값으로 파악하고, 위상 고정 루프 및 루프 필터의 이득을 제어하는 제6 단계를 포함한다.

<34> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기의 이득 제어 방법에 있어서, 전압 제어 발진기의 주파수 이득은 일정 주파수가 F_{step} , 제2 단계에서 검출된 제어 전압이 V_1 , 제3 단계에서 검출된 제어 전압이 V_2 인 경우, 전압 제어 발진기의 주파수 이득 = $F_{step}/(V_1-V_2)$ 이다.

<35> 본 발명의 다른 실시예에 따른 위상 고정 루프 주파수 합성기의 이득 제어 방법은, 인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 위상 비교기에서 출력되는 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어

되는 전압 제어 발진기, 및 전압 제어 발진기에서 출력되는 신호의 주파수를 분주비에 따라 분주하여 위상 비교기에 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 루프 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있어서, 미리 설정된 기준 주파수에서 제어 신호로부터 제어 전압 값을 검출하는 제1 단계, 전압 제어 발진기의 출력 신호의 주파수를 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 제어 신호로부터 제어 전압을 검출하는 제2 단계, 전압 제어 발진기의 출력 신호의 주파수를 기준 주파수에서 일정 주파수 만큼 변화시키고 제어 신호로부터 제어 전압을 검출하는 제3 단계, 제2 내지 제3 단계에서 검출된 제어 전압 및 출력 신호의 주파수를 이용하여 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계, 및 위상 검출기 또는 루프 필터의 이득을 제어함으로써, 루프 이득이 실질적으로 일정하도록 제어하는 제5 단계를 포함한다.

<36> 본 발명의 다른 실시예에 따른 위상 고정 루프 주파수 합성기의 이득 제어 방법에 있어서, 전압 제어 발진기의 주파수 이득은 제2 단계 및 제3단계에서의 출력 신호의 주파수가 각각 F1, F2이고, 제2 단계 및 제3 단계에서 검출된 제어 전압이 각각 V1, V2인 경우, 전압 제어 발진기의 주파수 이득 = $(F1-F2)/(V1-V2)$ 이다.

<37> 본 발명의 다른 실시예에 따른 위상 고정 루프 주파수 합성기의 이득 제어 방법은, 인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 위상 비교기에서 출력되는 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어

되는 전압 제어 발진기, 및 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 위상 비교기에 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 전압 제어 발진기의 주파수 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있어서, 미리 설정된 기준 주파수에서 제어 신호로부터 제어 전압을 검출하는 제1 단계, 전압 제어 발진기의 출력 신호의 주파수를 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 제어 신호로부터 제어 전압을 검출하는 제2 단계, 전압 제어 발진기의 출력 신호의 주파수를 기준 주파수에서 일정 주파수 만큼 변화시키고 제어 신호로부터 제어 전압을 검출하는 제3 단계, 제2 내지 제3 단계에서 검출된 제어 전압 및 출력 주파수를 이용하여 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계, 및 계산된 주파수 이득을 미리 설정된 기준 이득과 비교하고, 전압 제어 발진기의 주파수 이득이 실질적으로 일정하도록 제어하는 제5 단계를 포함한다.

<38> 본 발명의 다른 실시예에 따른 위상 고정 루프 주파수 합성기의 이득 제어 방법에 있어서, 전압 제어 발진기의 주파수 이득은 제2 단계 및 제3단계에 전압 제어 발진기의 주파수 이득은 제2 단계 및 제3단계에서의 출력 신호의 주파수가 각각 F_1 , F_2 이고, 제2 단계 및 제3 단계에서 검출된 제어 전압이 각각 V_1 , V_2 인 경우, 전압 제어 발진기의 주파수 이득 = $(F_1 - F_2) / (V_1 - V_2)$ 이다.

<39> 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

<40> 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기의 기본 구성

<41> 도 2는 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기를 개략적으로 도시한 블록도이다.

- <42> 도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기는 위상 비교기(201), 루프 필터(203), 전압 제어 발진기(205), 피드백 분주기(207), 전압 검출기(209), 및 제어기(211)를 포함한다.
- <43> 위상 비교기(201)는 기준 신호 F_{in} 및 피드백 분주기(207)에서 출력된 신호의 위상을 비교하고, 두 신호간에 위상 차가 존재하는 경우 위상 에러 신호를 출력한다. 위상 비교기(201)의 위상 이득은 초기 상태에서 미리 정해진 값을 갖도록 설정되며, 상기 제어기(211)로부터 인가되는 제1 제어 신호 V_{c1} 에 의하여 그 이득이 제어 된다.
- <44> 루프 필터(203)는 위상 비교기(201)에서 출력된 위상 에러 신호를 필터링하고, 안정화시켜 출력하며, 루프 필터(203)에서 출력된 위상 에러 신호는 전압 제어 발진기(205)의 제어 전압으로써 인가된다. 당업자에게 자명한 바와 같이, 루프 필터(203)는 통상 저역 통과 필터(low pass filter)로 구현된다. 루프 필터(203)의 전압 이득은 초기 상태에서 미리 정해진 값을 갖도록 설정되며, 상기 제어기(211)로부터 인가되는 제2 제어 신호 V_{c2} 에 의하여 그 이득이 제어 된다.
- <45> 전압 제어 발진기(205)는 인가되는 제어 전압 V_{lpf} 에 의하여 출력 신호의 주파수 F_{out} 를 제어하여 출력한다. 전압 제어 발진기(205)의 주파수 이득은 출력 신호의 주파수 F_{out} 의 변화량을 제어 전압 V_{lpf} 의 변화량으로 나눈 값으로 결정되며, 제어기(211)에서 출력되는 제3 제어 신호 V_{c3} 에 의하여 그 이득이 조정된다.
- <46> 피드백 분주기(207)는 전압 제어 발진기(205)에서 출력되는 신호 F_{out} 의 주파수를 분주하여 출력한다. 피드백 분주기(207)의 분주비 N 는 제어기(211)에서 출력되는 제4 제어 신호 V_{c4} 에 의하여 결정된다.

- <47> 전압 검출기(209)는 루프 필터(203)에서 출력되어 전압 제어 발진기(205)로 인가되는 제어 전압 V_{lpf} 을 검출하여 제어기(211)로 출력한다.
- <48> 제어기(211)는 전압 제어 발진기(205)의 주파수 이득 변화를 검출하고, 위상 비교기(101)의 위상 이득 또는 루프 필터(203)의 전압 이득을 제어함으로써, 전압 제어 발진기(205)의 주파수 이득 변화를 보상한다. 또한, 전압 제어 발진기(205)의 주파수 이득 특성의 변화를 검출하고, 검출된 변화를 보상할 수 있는 제3 제어 신호 V_{c3} 를 전압 제어 발진기(205)로 인가함으로써, 전압 제어 발진기(205)가 일정한 이득 특성을 유지할 수 있도록 한다.
- <49> 도 2에서는 제어기(211)가 제1 내지 제3 제어 신호를 모두 출력하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로써, 제1 내지 제3 제어 신호 중 어느 하나의 제어 신호만이 해당 소자에 인가되어도 전압 제어 발진기(205)의 이득 특성의 변화를 보상할 수 있다. 다시 말하면, 루프 필터(203)의 전압 이득 및 전압 제어 발진기(205)의 주파수 이득을 제어하지 않고, 위상 비교기(201)의 위상 이득만을 제어함으로써, 전압 제어 발진기(205)의 이득 특성의 변화를 보상할 수 있으며, 루프 필터(203)의 전압 이득 또는 전압 제어 발진기(205)의 주파수 이득 특성만을 제어함으로써, 전체 루프 이득을 일정하게 유지할 수 있다.
- <50> 본 발명의 일실시예에 따른 전압 제어 발진기의 이득 특성 검출 및 보상 방법
- <51> 이하, 본 발명의 일실시예에 따른 전압 제어 발진기(205)의 이득 특성을 검출하는 방법 및 상기 전압 제어 발진기(205)의 이득 특성의 변화를 보상하는 방법을 설명한다.
- <52> 위상 고정 루프 주파수 합성기에 있어서, 출력 신호의 주파수 F_{out} 는 입력 신호의 주파수 F_{in} 및 피드백 분주기(207)의 분주비 N 의 곱으로 표현된다. 즉, 피드백 분주기(207)의 분주비가 N 인 경우, 출력 신호의 주파수 F_{out} 는 $F_{in} \times N$ 이 된다.

- <53> 또한, 전압 제어 발진기(205)의 주파수 이득은 출력 신호의 주파수 F_{out} 의 변화량을 제어 전압 V_{lpf} 의 변화량으로 나눈 값으로 표현될 수 있다. 즉, 분주비가 $N1$ 인 경우의 출력 신호의 주파수 F_{out1} 는 $N1 \times F_{in}$ 이고, 분주비가 $N2$ 인 경우의 출력 신호의 주파수 F_{out2} 가 $N2 \times F_{in}$ 이며, 전압 제어 발진기(205)에 입력되는 제어 전압이 각각 V_{lpf1} , V_{lpf2} 인 경우에, 전압 제어 발진기(205)의 주파수 이득은 $F_{in} \times (N1-N2)/(V_{lpf1}-V_{lpf2})$ 가 된다.
- <54> 위와 같은 방법으로 원하는 출력 주파수 F_{out} 에서 주파수 이득을 구할 수 있으며, 위상 비교기(201)의 위상 이득 또는 루프 필터(203)의 전압 이득을 제어 함으로써, 주파수 합성기의 루프 이득을 일정하게 할 수 있다. 좀더 구체적으로는, 전압 제어 발진기(205)의 주파수 이득이 미리 설정된 기준 이득보다 높아지는 경우에는, 위상 비교기(201)의 위상 이득 또는 루프 필터(203)의 전압 이득을 감소시키고, 전압 제어 발진기(205)의 주파수 이득이 미리 설정된 기준 이득보다 낮아지는 경우에는 위상 비교기(201)의 위상 이득 또는 루프 필터(203)의 전압 이득을 증가시킴으로써, 주파수 합성기 전체의 루프 이득이 전압 제어 발진기(205)의 주파수 이득 변화에 관계없이 일정한 값을 유지할 수 있게 된다.
- <55> 또한, 본 발명의 다른 실시예에 따라서는, 측정된 전압 제어 발진기(205)의 주파수 이득 특성을 다시 부채환시켜 제어함으로써, 전압 제어 발진기(205)의 주파수 이득을 원하는 값으로 수렴시킬 수 있다. 따라서, 전압 제어 발진기(205)의 주파수 이득이 제어 전압 또는 발진 주파수 등에 관계 없이 일정하게 유지되도록 할 수 있다.
- <56> 도 3은 도 2에 도시된 전압 제어 발진기(205)의 제어 전압 V_{LPF} 에 따른 주파수 이득 특성 K_{VCO} 를 검출하고, 위상 비교기(201)의 위상 이득 K_{pd} 또는 루프 필터(205)의 전압 이득 K_{lpf} 을 제어함으로써, 상기 전압 제어 발진기(205)의 이득 특성 K_{VCO} 의 변화를 보상하는 과정을 본 발명의 일실시예에 따라서 도시한 순서도이다.

- <57> 초기화 단계(initialize block)에서, 전압 제어 발진기(205)의 출력 신호의 주파수 F_o 를 최소 주파수 F_{min} 값이 되도록 설정한다 (301). 상기 설명한 바와 같이, 출력 신호의 주파수 F_o 는 입력 신호의 주파수 F_{in} 및 피드백 분주기(207)의 분주비 N 의 곱으로 표현이 가능하므로, 제어기(211)에서 피드백 분주기(207)의 분주비 N 를 최소 값으로 설정함으로써, 출력 신호의 주파수 F_o 를 최소 주파수 F_{min} 값이 되도록 설정할 수 있다.
- <58> 그리고, 변수 V_{LPF1} 을 상기 상태에서 검출된 제어 전압 V_{LPF} 값으로 설정한다 (303). 전압 제어 발진기(205)의 제어 전압 V_{LPF} 은 전압 검출기(209)를 통하여 검출되어, 제어기(211)로 입력된다.
- <59> 그 후, 피드백 분주기(207)의 분주비 N 를 조절함으로써, 전압 제어 발진기(205)의 출력 신호의 주파수 F_o 를 일정 주파수 F_{step} 만큼 증가시키고, 각각의 주파수 대역에서 제어 전압 V_{LPF} 을 검출한다 (305).
- <60> 상기 설명한 바와 같이, 전압 제어 발진기(205)의 주파수 이득은 출력 신호의 주파수 F_o 의 변화량을 제어 전압 V_{LPF} 의 변화량으로 나눈 값이므로, 상기 (301) 및 (303) 단계를 통하여 전압 제어 발진기(205)의 주파수 이득을 알아낼 수 있다. 좀더 상세하게는, 출력 신호의 주파수가 F_o 인 경우의 전압 제어 발진기(205)의 주파수 이득 $K_{VCO}[F_o] = F_{step} / (V_{LPF} - V_{LPF1})$ 이 된다 (307).
- <61> 상기의 과정 (303, 305)을 전압 제어 발진기(205)의 출력 신호의 주파수 F_o 가 최대 주파수 F_{max} 가 될 때까지 반복함으로써 (309), 각 주파수 대역에서의 전압 제어 발진기(205)의 이득을 검출해 낼 수 있다.

- <62> 상기의 초기화 과정이 끝나면, 원하는 출력 신호의 주파수 F_o 를 설정한다 (311).
- 그리고, 출력 신호의 주파수가 F_o 인 경우의 전압 제어 발진기(205)의 이득 K_{VCO} 을 상기 초기화 단계에서 계산된 값 $K_{VCO}[F_o]$ 으로 설정함으로써, 원하는 루프 이득을 만족시킬 수 있는 위상 비교기(201)의 위상 이득 K_{pd} 또는 루프 필터(203)의 전압 이득 K_{lpf} 을 계산할 수 있다. 따라서, 제어기(211)는 위상 비교기(201)의 위상 이득 K_{pd} 또는 루프 필터(203)의 전압 이득 K_{lpf} 을 제1 또는 제2 제어 신호 V_{c1} , V_{c2} 를 통하여 제어함으로써 (313), 위상 고정 루프 주파수 합성기의 전체 이득을 일정하게 유지시킬 수 있다.
- <63> 도 4에서는 전압 제어 발진기(205)의 출력 신호의 주파수를 최소 주파수 F_{min} 부터 최대 주파수 F_{max} 로 순차적으로 증가시키는 방법을 사용하였으나, 실시예에 따라서는 최대 주파수 F_{max} 에서 최소 주파수 F_{min} 으로 감소시키면서 제어 전압을 검출하고, 전압 제어 발진기(205)의 주파수 이득을 계산할 있다.
- <64> 도 4는 도 2에 도시된 전압 제어 발진기(205)의 제어 전압에 따른 주파수 이득 특성을 검출하고, 원하는 루프 이득을 유지하기 위하여 위상 비교기(201) 또는 루프 필터(205)의 이득 K_{pd} , K_{lpf} 을 제어하는 과정을 본 발명의 다른 실시예에 따라서 도시한 순서도이다.
- <65> 본 발명의 다른 실시예에 따라서는, 도 4에 도시된 바와 같이, 우선 원하는 전압 제어 발진기(205)의 출력 신호의 주파수 F_o 를 설정하고, 변수 F_{set} 을 상기 설정된 출력 주파수 F_o 로 설정한다 (401). 이때, 전압 검출기(207)는 전압 제어 발진기(205)의 제어 전압 V_{LPF} 을 검출하고, 변수 V_{LPF1} 을 상기 검출된 전압 V_{LPF} 로 설정한다 (403). 그 후, 분주기(207)의 분주비 N 를 제어하여, 전압 제어 발진기(205)의 출력 신호의 주파수 F_o 가 미리 설정된 일정 주파수 F_{step} 만큼 낮은 주파수가 되도록 하고, 이 상태에서의 전압 제어 발진기(205)의 제어 전압 V_{LPF} 을 검출한다 (405). 상기 검출된 제어 전압 V_{LPF} 이 변수 V_{LPF1} 에 저장된 전압 값과 동일한지를 판

단하고, 서로 동일한 경우에는 단계 (405)를 실행하고, 서로 동일하지 않은 경우에는 단계 (409)를 실행한다 (407). 즉, 전압 제어 발진기(203)의 출력 주파수 F_o 를 일정 주파수 F_{step} 만큼 감소시킨 경우의 제어 전압 V_{LPF} 이 초기 설정된 주파수 F_{set} 에서의 제어 전압 V_{LPF1} 과 다른 값을 가질 때까지 출력 주파수 F_o 를 감소시킨다. 단계 (409)에서는 변수 F_{o1} 및 변수 V_{LPF2} 를 상기 단계 (405)에서 출력된 F_o 값 및 V_{LPF} 값을 설정하고, 변수 F_o 는 초기 설정된 F_{set} 값으로 설정한다. 따라서, 변수 F_{o1} 는 초기 설정된 출력 주파수 F_{set} 보다 일정한 주파수(F_{step} 또는 F_{step} 의 정수배)만큼 적은 주파수(이하 '제1 주파수'라고 함)로 설정되고, 변수 V_{LPF2} 는 상기 제1 주파수에서의 전압 제어 발진기(205)의 제어 전압 값(이하, '제1 전압'이라고 함)으로 설정된다.

<66> 그 후, 전압 제어 발진기(205)의 출력 주파수 F_o 를 초기 설정된 출력 주파수 F_{set} 에서 일정 주파수 F_{step} 만큼 증가시키고, 그 상태에서의 제어 전압 V_{LPF} 을 검출한다 (411). 상기 검출된 전압 V_{LPF} 과 변수 V_{LPF1} 에 저장된 전압 값을 비교하고, 양 전압 값이 서로 다른 값을 가질 때까지 전압 제어 발진기(205)의 출력 주파수를 F_{step} 만큼 증가시키며, 서로 다른 값을 가진 경우에는 단계 (415)를 실행한다 (413). 단계 (411) 및 단계 (413)이 실행되면, 변수 F_o 는 초기 설정된 출력 주파수 F_{set} 보다 일정 주파수(F_{step} 또는 F_{step} 의 정수배)만큼 증가된 주파수 값(이하 '제2 주파수'라고 함)으로 설정되고, 변수 V_{LPF} 에는 상기 제2 주파수에서의 전압 제어 발진기(205)의 제어 전압 값(이하, '제2 전압'이라고 함)이 저장된다.

<67> 상기 설명한 바와 같이, 전압 제어 발진기(205)의 이득 K_{VCO} 은 출력 주파수의 변화량을 제어 전압의 변화량으로 나눈 값이다. 그리고, 단계 (401) 내지 (413)의 과정이 실행되면, 변수 F_{o1} 및 변수 V_{LPF2} 는 제1 주파수 및 제1 전압으로 설정되고, 변수 F_o 및 변수 V_{LPF} 는 제2

주파수 및 제2 전압으로 설정되게 되므로, 전압 제어 발진기의 이득 $KVCO$ 은 $(F_0 - F_1)/(VLPF2 - VLPF)$ 으로 계산될 수 있다 (415).

<68> 그 후, 변수 F_0 를 초기 설정 주파수 F_{set} 값으로 설정한다 (417). 그리고, 변수 $KVCO[F_0]$ 를 상기 단계 (415)에서 계산된 전압 제어 발진기(205)의 주파수 이득 값 $KVCO$ 으로 설정하고, 원하는 전체 루프 이득을 위한 위상 비교기(201) 또는 루프 필터(203)의 이득을 구한다. 따라서, 제어기(211)는 제1 또는 제2 제어 신호 V_{c1} , V_{c2} 를 출력함으로써, 전체 루프 이득이 전압 제어 발진기(205)의 이득 변화에 관계없이 일정한 값을 유지할 수 있도록 할 수 있다.

<69> 도 5는 도 2에 도시된 전압 제어 발진기(205)의 제어 전압에 따른 주파수 이득 특성을 검출하고, 다시 부궤환으로 전압 제어 발진기(205)의 주파수 이득을 조정하는 과정을 본 발명의 일실시예에 따라서 도시한 순서도이다.

<70> 이하, 도 5를 참조하여 본 발명의 일실시예에 따른 전압 제어 발진기(205)의 주파수 이득을 제어하는 과정을 설명한다. 다만, 제1 출력 주파수 및 제1 전압을 검출하는 과정 (501~509), 제2 출력 주파수 및 제2 전압을 검출하는 과정(511~513), 및 전압 제어 발진기의 이득을 계산하는 과정(515)은 도 4에서 설명된 것과 동일하므로, 여기서는 설명을 생략하기로 한다.

<71> 특정 주파수 F_{set} 에서의 전압 제어 발진기(205)의 이득 $KVCO(mea)$ 이 계산되면, 상기 이득 $KVCO(mea)$ 이 원하는 이득 $KVCO(target)$ 과 동일한 값을 갖는지 비교한다 (517). 이 경우에 동일한 값을 갖는 경우에는 전압 제어 발진기(205)의 이득 제어 과정은 종료된다. 계산된 전압 제어 발진기(205)의 이득 $KVCO(mea)$ 이 원하는 이득 $KVCO(target)$ 과 서로 다른 값을 갖는 경우에는 제어기(211)는 제3 제어 신호 V_{c3} 를 출력함으로써, 전압 제어 발진기의 이득을 제어한다. 즉, 계산된 전압 제어 발진기(205)의 이득 $KVCO(mea)$ 이 원하는 이득 $KVCO(target)$ 보다 큰 경

우에는 전압 제어 발진기(205)의 이득 KVC0를 감소시키고, 작은 경우에는 전압 제어 발진기(205)의 이득 KVC0을 증가시킨다. 그리고, 원하는 이득 특성을 얻을 때까지 단계 (503) 내지 (517)을 반복적으로 수행한다.

<72> 본 발명의 일실시예에 따른 전압 제어 발진기의 이득 특성 보상 방법이 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기에 적용된 구체적인 실시예

<73> 도 6은 전하 펌프를 이용하여 위상 비교기의 이득을 제어함으로써, 전압 제어 발진기(605)의 이득 변화를 보상하는 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기를 도시한 블록도이다.

<74> 도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 위상 고정 루프 주파수 합성기는 위상 비교기(601), 루프 필터(603), 전압 제어 발진기(605), 피드백 분주기(607), 전압 검출기(609), 및 제어기(611)를 포함한다.

<75> 위상 비교기(601)는 위상 비교부(601a) 및 전하 펌프 회로(601b)를 포함하며, 상기 전하 펌프 회로(601b)의 구동 바이어스 가변 전류 소오스 Bias를 제어함으로써, 위상 비교기(601)의 이득을 제어할 수 있다.

<76> 즉, 제어기(611)는 전압 제어 발진기(605)의 이득 특성을 검출하고, 상기 검출된 전압 제어 발진기(205)의 이득 특성을 보상하기 위한 제1 제어 신호 Vc1를 전하 펌프 회로(601b)의 바이어스 가변 전류 소오스 Bias에 인가함으로써, 위상 고정 루프 주파수 합성기의 전체 이득 특성이 일정한 값을 유지할 수 있도록 할 수 있다.

- <77> 또한, 본 발명의 다른 실시예에서는, 도 6에 도시된 바와 같이, 전압 검출기(609)를 아날로그-디지털 변환기(Analog to Digital Converter)로 구현함으로써, 제어기(611)에 전압 제어 발진기(205)의 제어 전압 V_{lpf} 을 디지털 신호로 제공할 수 있다.
- <78> 도 7은 루프 필터의 이득을 제어함으로써, 전압 제어 발진기(205)의 이득 특성을 보상하는 본 발명의 다른 실시예에 따른 위상 고정 루프 주파수 합성기를 도시한 블록도이다.
- <79> 도 7에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 위상 고정 루프 주파수 합성기는 위상 비교기(701), 루프 필터(703), 전압 제어 발진기(705), 피드백 분주기(707), 전압 검출기(709), 및 제어기(711)를 포함한다.
- <80> 본 발명의 다른 실시예에 따른 위상 고정 루프 주파수 합성기에 있어서, 루프 필터(703)는 필터부(703a) 및 가변 이득 증폭기(703b)를 포함하며, 상기 가변 이득 증폭기(703b)의 이득을 제어함으로써, 전압 제어 발진기(705)의 이득 특성의 변화를 보상할 수 있다.
- <81> 즉, 제어기(711)는 전압 제어 발진기(705)의 이득 특성을 검출하고, 상기 검출된 전압 제어 발진기(705)의 이득 특성을 보상하기 위한 제어 신호 V_{c2} 를 루프 필터(703)의 가변 이득 증폭기(703b)에 인가함으로써, 위상 고정 루프 주파수 합성기의 전체 이득 특성이 일정한 값을 유지할 수 있도록 할 수 있다.
- <82> 도 8은 전압 제어 발진기의 이득 특성을 검출하고, 전압 제어 발진기의 이득을 피드백시켜 제어하는 실시예를 도시한 블록도이다.
- <83> 즉, 도 2에 도시된 본 발명의 일 실시예에 따른 위상 고정 루프 주파수 합성기에 포함된 전압 제어 발진기(205)를 도 8에 도시된 바와 같이 복수개의 전압 제어 발진기 및 스위치 수단으로 구현함으로써, 전압 제어 발진기(205)의 주파수 이득을 조정할 수 있다.

<84> 도 8에 도시된 각각의 전압 제어 발진기(205a~205c)의 주파수 이득은 제어 전압에 따라서 서로 다른 특성을 가지며, 각 스위치 수단(215a~215b)에 인가되는 제3 제어 전압 V_{c3} 에 의하여, 적절한 전압 제어 발진기가 선택된다.

<85> 좀더 구체적으로는, 전압 제어 발진기의 주파수 이득이 원하는 값보다 큰 경우, 주파수 이득을 떨어뜨리기 위하여 주파수 이득이 작은 전압 제어 발진기로 변경한다. 이와 반대로, 주파수 이득이 원하는 값보다 작은 경우에는 주파수 이득을 증가시키기 위하여 주파수 이득이 큰 전압 제어 발진기로 변경한다.

<86> 도 8에서는 각각의 전압 제어 발진기(205a~205b)가 서로 독립적으로 구현된 것으로 도시되었으나, 실시예에 따라서는 단일 전압 제어 발진기 내에서 스위치 수단을 통하여 전압 제어 발진기의 주파수 이득을 변경할 수 도 있다. 예컨대, LC-탱크(LC-tank) 전압 제어 발진기에서 발진 노드의 커패시턴스(capacitance) 또는 인덕턴스(inductance)를 스위치 수단을 통하여 가변시킴으로써, 하나의 전압 제어 발진기를 이용하여 주파수 영역을 변화시킬 수 있다.

<87> 나아가, 도 8에서는 주파수 이득 특성이 서로 다른 세 개의 전압 제어 발진기가 도시되었으나, 실시예에 따라서, 그 수를 증가시키거나 감소시킬 수 있음은 당업자에게 자명하다.

【발명의 효과】

<88> 본 발명에 따르면, 전압 제어 발진기의 주파수 이득의 변화를 검출하고, 상기 변화를 보상함으로써, 위상 고정 루프 주파수 합성기의 이득 특성을 일정하게 유지할 수 있다.

<89> 또한, 전압 제어 발진기의 이득 변화를 검출하고, 이를 피드백시켜 전압 제어 발진기의 주파수 이득을 제어함으로써, 전압 제어 발진기의 이득 특성을 일정하게 유지할 수 있다.

【특허청구범위】**【청구항 1】**

인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기,

상기 위상 비교기에서 출력되는 상기 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터,

상기 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기,

상기 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 상기 위상 비교기에 상기 제2 신호로 인가하는 분주기,

상기 전압 제어 발진기의 상기 제어 신호로부터 제어 전압을 검출하는 전압 검출기, 및

상기 전압 검출기에서 출력된 제어 전압 및 상기 분주기의 상기 분주비를 이용하여 상기 전압 제어 발진기의 이득 특성의 변화를 계산하고, 상기 위상 비교기, 상기 루프 필터 및 상기 전압 제어 발진기 중 어느 하나 이상의 이득을 제어함으로써, 상기 위상 비교기, 상기 루프 필터, 상기 전압 제어 발진기, 및 상기 분주기로 이루어진 루프의 이득이 실질적으로 일정하도록 제어하는 제어기

를 포함하는 위상 고정 루프 주파수 합성기.

【청구항 2】

제1항에 있어서,

상기 분주기의 분주비는 상기 제어기에 의하여 설정되는 위상 고정 루프 주파수 합성기.

【청구항 3】

제1항에 있어서,

상기 위상 비교기는 차지 펌프 회로를 포함하며, 상기 차지 펌프 회로에 포함된 구동 바이어스 전류의 전류 값을 제어함으로써, 상기 위상 비교기의 위상 이득이 제어되는 위상 고정 루프 주파수 합성기.

【청구항 4】

제1항에 있어서,

상기 루프 필터는 가변 이득 증폭기를 포함하며, 상기 가변 이득 증폭기의 이득 값을 제어함으로써, 상기 루프 필터의 전압 이득이 제어되는 위상 고정 루프 주파수 합성기.

【청구항 5】

제1항에 있어서,

상기 전압 검출기는 아날로그-디지털 컨버터로 구현된 위상 고정 루프 주파수 합성기.

【청구항 6】

제1항에 있어서,

상기 전압 제어 발진기는 2 이상의 전압 제어 발진기를 포함하고, 상기 제어기에서 인가되는 제어 신호에 의하여 어느 하나의 전압 제어 발진기가 활성화되는 위상 고정 루프 주파수 합성기.

【청구항 7】

제1항에 있어서,

상기 전압 제어 발진기는 주파수 대역을 결정하는 하나 이상의 인덕터 및 커패시터를 포함하고, 상기 인덕터 또는 커패시터의 임피던스 값을 제어함으로써, 상기 전압 제어 발진기의 주파수 이득을 가변시키는 위상 고정 루프 주파수 합성기.

【청구항 8】

인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 상기 위상 비교기에서 출력되는 상기 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 상기 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 상기 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 상기 위상 비교기에 상기 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 전압 제어 발진기의 주파수 이득 검출 방법에 있어서,

상기 분주기의 분주비를 미리 정해진 제1 분주비로 설정하고, 상기 제어 신호로부터 제어 전압을 검출하는 제1 단계,

상기 분주기의 분주비를 미리 정해진 제2 분주비로 설정하고, 상기 제어 신호로부터 제어 전압을 검출하는 제2 단계, 및

상기 제1 신호의 주파수, 상기 제1 단계 및 상기 제2 단계에서 검출된 제어 전압 및 상기 제1 및 제2 분주비를 이용하여 상기 전압 제어 발진기의 주파수 이득을 계산하는 제3 단계를 포함하는 전압 제어 발진기의 주파수 이득 검출 방법.

【청구항 9】

제8항에 있어서,

상기 전압 제어 발진기의 주파수 이득은 상기 제1 신호가 F_{in} , 상기 제1 분주비가 $N1$, 상기 제1 단계에서 검출된 상기 제어 전압이 $V1$, 상기 제2 분주비가 $N2$, 상기 제2 단계에서 검출된 상기 제어 전압이 $V2$ 인 경우,

식

$$\text{전압 제어 발진기의 주파수 이득} = F_{in} \times (N1 - N2) / (V1 - V2)$$

인 전압 제어 발진기의 주파수 이득 검출 방법.

【청구항 10】

인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 상기 위상 비교기에서 출력되는 상기 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 상기 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 상기 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 상기 위상 비교기에 상기 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 전압 제어 발진기의 주파수 이득 검출 방법에 있어서,

상기 전압 제어 발진기의 출력 신호의 주파수가 미리 정해진 제1 주파수가 되도록 설정하는 제1 단계,

상기 제어 신호로부터 제어 전압을 검출하는 제2 단계,

상기 분주기의 상기 분주비를 제어함으로써, 상기 전압 제어 발진기의 상기 출력 신호의 주파수를 일정 주파수만큼 변화시키고, 상기 제어 신호로부터 제어 전압을 검출하는 제3 단계

상기 제2 단계 및 상기 제3 단계에서 각각 검출된 상기 제어 전압 및 상기 일정 주파수 값을 이용하여, 상기 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계, 및

상기 전압 제어 발진기의 상기 출력 신호의 주파수와 미리 정해진 제2 주파수를 비교하고, 상기 출력 신호의 주파수가 상기 제2 주파수 값과 동일한 값을 가질 때까지 상기 제2 단계 및 상기 제4 단계를 반복하는 제5 단계

를 포함하는 전압 제어 발진기의 주파수 이득 검출 방법.

【청구항 11】

제10항에 있어서,

상기 전압 제어 발진기의 주파수 이득은 상기 일정 주파수가 F_{step} , 상기 제2 단계에서 검출된 상기 제어 전압이 $V1$, 상기 제3 단계에서 검출된 상기 제어 전압이 $V2$ 인 경우

식

전압 제어 발진기의 주파수 이득 = $F_{step}/(V1-V2)$

인 전압 제어 발진기의 주파수 이득 검출 방법.

【청구항 12】

인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 상기 위상 비교기에서 출력되는 상기 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 상기 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 상기 전압 제어 발진기에서 출력되는 신호의 주파수를 분주비에 따라 분주하여 상기 위상 비교기에 상기 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 전압 제어 발진기의 주파수 이득 검출 방법에 있어서,

미리 설정된 기준 주파수에서 상기 제어 신호로부터 제어 전압 값을 검출하는 제1 단계

상기 전압 제어 발진기의 상기 출력 신호의 주파수를 상기 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 상기 제어 신호로부터 제어 전압을 검출하는 제2 단계,

상기 전압 제어 발진기의 상기 출력 신호의 주파수를 상기 기준 주파수에서 상기 일정 주파수 만큼 변화시키고 상기 제어 신호로부터 제어 전압을 검출하는 제3 단계, 및

상기 제2 내지 제3 단계에서 검출된 상기 제어 전압 및 상기 출력 신호의 주파수를 이용하여 상기 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계

를 포함하는 전압 제어 발진기의 주파수 이득 검출 방법.

【청구항 13】

제11항에 있어서,

상기 전압 제어 발진기의 주파수 이득은 상기 제2 단계 및 상기 제3단계에서의 출력 신호의 주파수가 각각 F1, F2이고, 상기 제2 단계 및 상기 제3 단계에서 검출된 상기 제어 전압이 각각 V1, V2인 경우

식

$$\text{전압 제어 발진기의 주파수 이득} = (F1-F2)/(V1-V2)$$

인 전압 제어 발진기의 주파수 이득 검출 방법.

【청구항 14】

인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 상기 위상 비교기에서 출력되는 상기 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 상기 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 상기 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 상기 위상 비교기에 상기 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 루프 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있어서,

상기 전압 제어 발진기의 출력 신호의 주파수가 미리 정해진 제1 주파수가 되도록 설정하는 제1 단계,

상기 제어 신호로부터 제어 전압을 검출하는 제2 단계,

상기 분주기의 상기 분주비를 제어함으로써, 상기 전압 제어 발진기의 상기 출력 신호의 주파수를 일정 주파수만큼 변화시키고, 상기 제어 신호로부터 제어 전압을 검출하는 제3 단계,

상기 제2 단계 및 상기 제3 단계에서 검출된 제어 전압 및 상기 일정 주파수 값을 이용하여, 상기 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계,

상기 전압 제어 발진기의 상기 출력 신호의 주파수와 미리 정해진 제2 주파수를 비교하고, 상기 출력 신호의 주파수가 상기 제2 주파수 값과 동일한 값을 가질 때까지 상기 제2 단계 및 상기 제4 단계를 반복하는 제5 단계, 및

상기 전압 제어 발진기의 원하는 출력 신호의 주파수를 설정하고, 해당 주파수에서의 상기 전압 제어 발진기의 주파수 이득을 상기 제1 내지 제5 단계를 통하여 계산된 값으로 파악하고, 상기 위상 고정 루프 및 상기 루프 필터의 이득을 제어하는 제6 단계

를 포함하는 제어 방법.

【청구항 15】

제14항에 있어서,

상기 전압 제어 발진기의 주파수 이득은 상기 일정 주파수가 F_{step} , 상기 제2 단계에서 검출된 상기 제어 전압이 $V1$, 상기 제3 단계에서 검출된 상기 제어 전압이 $V2$ 인 경우

식

$$\text{전압 제어 발진기의 주파수 이득} = F_{step}/(V1-V2)$$

인 제어 방법.

【청구항 16】

인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 상기 위상 비교기에서 출력되는 상기 위상 에러

신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 상기 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 상기 전압 제어 발진기에서 출력되는 신호의 주파수를 분주비에 따라 분주하여 상기 위상 비교기에 상기 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 루프 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있어서,

미리 설정된 기준 주파수에서 상기 제어 신호로부터 제어 전압 값을 검출하는 제1 단계,

상기 전압 제어 발진기의 상기 출력 신호의 주파수를 상기 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 상기 제어 신호로부터 제어 전압을 검출하는 제2 단계,

상기 전압 제어 발진기의 상기 출력 신호의 주파수를 상기 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 상기 제어 신호로부터 제어 전압을 검출하는 제3 단계,

상기 제2 내지 제3 단계에서 검출된 상기 제어 전압 및 상기 출력 신호의 주파수를 이용하여 상기 전압 제어 발진기의 주파수 이득을 계산하는 제4 단계, 및

상기 위상 검출기 또는 루프 필터의 이득을 제어함으로써, 상기 루프 이득이 실질적으로 일정하도록 제어하는 제5 단계

를 포함하는 제어 방법.

【청구항 17】

제16항에 있어서,

상기 전압 제어 발진기의 주파수 이득은 상기 제2 단계 및 상기 제3단계에서의 출력 신호의 주파수가 각각 F1, F2이고, 상기 제2 단계 및 상기 제3 단계에서 검출된 상기 제어 전압이 각각 V1, V2인 경우

식

$$\text{전압 제어 발진기의 주파수 이득} = (F1-F2)/(V1-V2)$$

인 제어 방법.

【청구항 18】

인가되는 제1 신호 및 제2 신호 간의 위상을 비교하고, 양 신호간에 위상차가 존재하는 경우 위상 에러 신호를 출력하는 위상 비교기, 상기 위상 비교기에서 출력되는 상기 위상 에러 신호를 필터링하고 안정화하여 제어 신호를 출력하는 루프 필터, 상기 루프 필터에서 출력되는 제어 신호에 의하여 출력되는 신호의 주파수 이득이 제어되는 전압 제어 발진기, 및 상기 전압 제어 발진기에서 출력된 신호의 주파수를 분주비에 따라 분주하여 상기 위상 비교기에 상기 제2 신호로 인가하는 분주기를 포함하는 위상 고정 루프 주파수 합성기의 상기 전압 제어 발진기의 주파수 이득이 실질적으로 일정하도록 제어하는 제어 방법에 있어서,

미리 설정된 기준 주파수에서 상기 제어 신호로부터 제어 전압을 검출하는 제1 단계,

상기 전압 제어 발진기의 상기 출력 신호의 주파수를 상기 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 상기 제어 신호로부터 제어 전압을 검출하는 제2 단계,

상기 전압 제어 발진기의 상기 출력 신호의 주파수를 상기 기준 주파수에서 미리 설정된 일정 주파수 만큼 변화시키고 상기 제어 신호로부터 제어 전압을 검출하는 제3 단계,

상기 제2 내지 제3 단계에서 검출된 제어 전압 및 출력 주파수를 이용하여 상기 전압 제어 발전기의 주파수 이득을 계산하는 제4 단계, 및

상기 계산된 주파수 이득을 미리 설정된 기준 이득과 비교하고, 상기 전압 제어 발전기의 주파수 이득이 실질적으로 일정하도록 제어하는 제5 단계

를 포함하는 제어 방법.

【청구항 19】

제18항에 있어서,

상기 전압 제어 발전기의 주파수 이득은 상기 제2 단계 및 상기 제3단계에서의 출력 신호의 주파수가 각각 F1, F2이고, 상기 제2 단계 및 상기 제3 단계에서 검출된 상기 제어 전압이 각각 V1, V2인 경우


식

전압 제어 발전기의 주파수 이득 = $(F1-F2)/(V1-V2)$


인 제어 방법.

【도면】


【도 1】




【도 2】




【도 3】



【도 4】



【도 5】



【도 6】



Block diagram of a PLL system:

- Fin** is input to the **위상 비교기 701** (Phase Comparator 701).
- The output of 701 goes to the **후프 필터 703a** (Loop Filter 703a).
- The output of 703a is **Vc2**, which is input to the **VGA 703b** (Voltage-Controlled Oscillator 703b).
- The output of 703b is **Vlpf**, which is input to the **전압 제어 발진기 705** (Voltage-Controlled Oscillator 705).
- The output of 705 is **Fout**.
- Fout** is also input to the **전압 검출기 709** (Voltage Detector 709).
- The output of 709 is input to the **제어기 711** (Controller 711).
- The output of 711 is **Vc4**, which is input to the **피드백 분주기 707** (Feedback Divider 707).
- The output of 707 is input to the **위상 비교기 701**.
- The output of 707 is also input to the **VGA 703b**.
- The output of 707 is also input to the **전압 제어 발진기 705**.

Figure 1 is a block diagram of a multi-channel signal processing system. A control voltage V_{cp} is connected to three parallel channels. Each channel contains a VC01 205a, VC01 205b, and VC01 205c block, respectively. Each block is connected to a switch (SW1, SW2, SW3) which is controlled by V_{c3} . The outputs of the switches are connected to a common output line labeled 출력신호 Fout.